| PLD/FPGA 设计进阶基础 (中文） | |||||||||||||
| PLD/FPGA的结构与原理 | 介绍PLD和FPGA的结构和原理 | ||||||||||||
|
毛刺问题是我们在PLD/FPGA设计中面临的最重要的挑战，只有深刻理解毛刺问题，才有可能真正掌握PLD/FPGA设计的精髓 | ||||||||||||
|
对时钟信号的处理，是我们处理毛刺问题的一个具体而重要的应用，采用可靠的时钟是保证设计可靠性的重要前提 | ||||||||||||
| 如何提高系统运行速度 | PLD/FPGA到底能跑多少MHz? 阅读这篇文章，将使您对PLD/FPGA的运行速度有一个清楚的了解 | ||||||||||||
| FPGA设计的四种常用思想与技巧 | 本文介绍一些常用的设计思想与技巧，包括乒乓球操作、串并转换、流水线操作和数据接口的同步方法 | ||||||||||||
| 高级设计进阶 | |
| CPLD Fitting, Tips and Tricks | xilinx公司编写，针对CoolrunnerII PLD器件，讨论如何通过优化设计来PLD器件的Ftting能力，对其他PLD用户都有很好的借鉴意义（2004年5月30日） |
| 使用retiming提高FPGA性能 | 本文介绍了FPGA设计中re-timing的概念，原理及其应用 （Mentor公司） 2003年08月15日 |
| 你的PLD是亚稳态吗? | 本文对PLD器件中的亚稳态(Metastable)问题,进行了深入的理论分析,对深刻理解亚稳态很有帮助,本文由Cypress公司撰写,适合高级用户和研究者阅读,一般读者也可以跳过理论分析,选择性的阅读部分章节. 2003年07月02日 |
| 定点乘法器设计（中文） | 本文详细讨论了各种定点乘法器的实现原理和方法，适合IC设计人员和相关研究者阅读 （蒋维隆先生提供） 2003年06月13日 |
| 优秀设计的十条戒律 | 该文浅显易懂的介绍了一个优秀设计必须考虑的问题，给出了设计方法和建议。仔细阅读和消化本文，对提高PLD/FPGA设计水平大有裨益。2002年06月12日 |
| FPGA设计重利用方法（Design Reuse Methodology） | 本文介绍了在进行FPGA设计，特别是SOC设计时，为了保证顺利移植，重新利用原有程序，而应该注意的一些基本问题和方法，本文由xilinx提供，但对所有的FPGA的使用者都有非常好的借鉴意义。2003年05月05日 |
| 设计异步多时钟系统的综合以及描述技巧 |
本文论述了异步多时钟系统设计中的亚稳态问题以及正确的设计方法，适合中高级用户阅读。 本论文曾获得2001夏季年美国加州圣侯塞（硅谷）优秀论文第三名。 本文的论述主要是针对ASIC设计，对PLD/FPGA设计也有很好的借鉴意义。PLD/FPGA用户阅读时请留意PLD与ASIC设计之间的不同。 |
| 同步复位与异步复位 | 本文深入讨论了同步复位与异步复位各自的优缺点,对深入理解复位问题有很大帮助，本文的论述主要是针对ASIC设计，对PLD/FPGA设计也有很好的借鉴意义。PLD/FPGA用户阅读时请留意PLD与ASIC设计之间的不同。2002年11月18日 |
| 大规模FPGA设计中的多点综合技术 （中文） |
本文介绍了在大规模FPGA设计中可以提高综合效率和效果的多点综合技术，本文适合大规模FPGA的设计者和Synplify pro的用户阅读。（请使用Acorbat Reader 5.1中文版阅读）2002年12月15日 |
| SRAM工艺FPGA的加密技术 |
本文介绍了一种利用外部PLD对FPGA进行数据加密的方法，本文由altera提供，对所有需要严格保护FPGA知识产权的设计，本文有普遍的参考价值。 2002年09月14日 |
| 《算术逻辑部件设计》（中文） |
这篇文章主要介绍寄存器级的算术逻辑部件设计，适合集成电路设计人员参考。大家可以先看看这篇文章的后记，以便对这篇文章的主题有所了解。2001年8月28日 （蒋维隆先生提供） |
| 硬件描述语言进阶 | |
US Navy VHDL Modelling Guide  |
美国海军原版VHDL编程指南，其严谨的代码风格和编程规范值得大家认真学习 （2006年1月） |
| Writing Efficient Testbenches | 本文讨论了如何设计有效的testbench，适合刚接触testbench不久的用户阅读提高 （xilinx公司编写） （2005年6月25日） |
| Verilog Coding Style for Efficient Digital Design | 本文通过几个具体实例，讨论了verilog设计中的一些编程技巧和设计风格问题。（2004年5月30日） |
| VHDL、Verilog，System verilog比较 | 本文简单讨论并总结了VHDL、Verilog，System verilog 这三中语言的各自特点和区别 （Model Tech） |
| HDL的可综合设计简介 | 本文简单探讨了verilog HDL设计中的可综合性问题，适合HDL初学者阅读 2003年05月05日 |
| HDL编码风格与编码指南（中文） | 本文总结了HDL的书写规范,编码准则,对培养良好的编程习惯很有帮助.(需要Acrobat5.1阅读) 2002年10月20日 |
| PLD Programming Using VHDL | 本文详细讨论了VHDL语句对PLD设计的影响和设计经验，经典文章，值得仔细阅读消化。2003年03月06日 |
| Creating Safe State Machines（Mentor） | 在一些外部环境极端恶劣的情况下，一个when others或default语句并不能让PLD实现一个真正可靠的状态机，而需要按照文章所讲思路进行设计 2003年02月15日 |
| Design Safe Verilog State Machine（Synplicity） | 同上，由Synplicity公司编写 2003年02月15日 |
|
中文翻译版本（感谢网友btltz) |
本文深入论述了Verilog编码和综合中的非阻塞性赋值和阻塞赋值问题，适合使用Verilog中高级用户阅读。本论文曾获得2000夏季年美国加州圣侯塞（硅谷）优秀论文第一名。2002年12月15日 |
| Verilog2001标准的增强与改进 | 2001年国际verilog组织通过了Verilog的最新国际标准：Verilog2001，该标准对原有的verilog进行了一些增强和改进，以简化设计，减少设计错误，提高设计效率。本文适合使用Verilog的中高级用户阅读。2002年12月15日 |
| Synthesizing FPGAs with Verilog2001（Mentor) | 同上，由Mentor公司编写 2003年02月15日 |
| State Machine Coding Styles for Synthesis | 本文论述了状态机的verilog编码风格,以及不同编码风格的优缺点.2002年10月20日 |
| Guide to HDL Coding Styles for Synthesis | 这篇文章讨论了不同HDL代码的编写方式，对综合结果的影响。阅读本文对深入了解综合工具和提高HDL的编写水平有不少帮助，原文时针对Synopsys的综合软件论述的，但对所有综合软件，都有普遍的借鉴意义。 2002年10月20日 |
126.com