内容概要 
　　    本书内容包括：可编程逻辑器件的主要分类和工作原理；可编程逻辑器件的一般设计流程；Altera公司可编程逻辑器件的产品构成与典型器件；开发工具MAX+PLUSⅡ使用详解；Vantis公司可编程逻辑器件的特点与典型器件；开发工具Design Direct的使用；硬件描述语言VHDL要点与实例。 
    本书注重基础，取材新颖，深入浅出，方便实用，既可供电子类各专业本科生、研究生作为教材使用，也可作为相关专业工程技术人员的自学参考。 

   　目录 
第1章 可编程逻辑器件的基本原理 
 1.1 可编程逻辑器件和EDA技术发展概况 
  1.1.1 可编程逻辑器件的发展概况 
  1.1.2 EDA技术发展概况 
 1.2 可编程逻辑器件的分类 
  1.2.1 按集成密度分类 
  1.2.2 按编程方式分类 
  1.2.3 按结构特点分类 
 1.3 阵列型可编程逻辑器件 
  1.3.1 简单PLD的基本结构 
  1.3.2 复杂PLD的基本结构 
 1.4 现场可编程门阵列(FPGA) 
  1.4.1 FPGA的分类 
  1.4.2 FPGA的基本结构 
第2章 可编程逻辑器件的设计 
 2.1 可编程逻辑器件的设计流程 
  2.1.1 设计准备 
  2.1.2 设计输入 
  2.1.3 设计处理 
  2.1.4 设计校验 
  2.1.5 器件编程 
 2.2 在系统可编程技术 
  2.2.1 在系统编程的基本原理 
  2.2.2 在系统编程方法 
  2.2.3 在系统编程技术的优越性 
 2.3 边界扫描技术 
第3章 Altera可编程逻辑器件 
 3.1 综述 
  3.1.1 Altera器件性能特点 
  3.1.2 Altera器件系列 
 3.2 MAX7000系列器件 
  3.2.1 MAX7000器件性能特点 
  3.2.2 MAX7000S/E器件结构 
  3.2.3 MAX7000器件特性设定 
  3.2.4 MAX7000器件编程测试 
  3.2.5 MAX7000S/E器件定时模型 
 3.3 FLEX10K系列器件 
  3.3.1 FLEX10K器件性能特点 
  3.3.2 FLEX10K器件结构 
  3.3.3 FLEX10K器件特性设定 
  3.3.4 FLEX10K器件配置与测试 
  3.3.5 FLEX10K器件定时模型 
 3.4 APEX20K系列器件 
  3.4.1 APEX20K器件性能特点 
  3.4.2 APEX20K器件结构 
  3.4.3 APEX20K器件的嵌入式系统块 
  3.4.4 APEX20K器件I/O结构 
  3.4.5 APEX20K器件的配置与测试 
  3.4.6 APEX20K器件定时模型 
第4章 Altera可编程逻辑器件开发软件 
 4.1 综述 
 4.2 MAX+PLUSⅡ基本操作 
  4.2.1 设计环境与设计方法 
  4.2.2 设计输入 
  4.2.3 设计项目的处理 
  4.2.4 设计项目的验证 
  4.2.5 器件编程 
 4.3 进一步掌握MAX+PLUSⅡ 
  4.3.1 使用MAX+PLUSⅡ符号库 
  4.3.2 创建用户符号库 
  4.3.3 使用波形编辑器设计项目 
  4.3.4 编译控制 
  4.3.5 器件编程与配置 
 4.4 AHDL硬件描述语言 
  4.4.1 AHDL简介 
  4.4.2 使用AHDL 
 4.5 应用实例 
  4.5.1 简易频率计 
  4.5.2 八音电子琴 
  4.5.3 简易乐曲自动演奏器 
第5章 MACH系列CPLD结构与原理 
 5.1 Vantis公司及其PLD产品简介 
 5.2 MACH器件产品系列 
 5.3 MACH器件的特点 
 5.4 MACHl、2系列器件的结构与配置 
  5.4.1 MACHl、2系列器件的内部结构 
  5.4.2 MACH1、2系列器件的功能配置 
 5.5 MACH4系列器件的结构与配置 
  5.5.1 MACH4系列器件的内部结构 
  5.5.2 MACH4系列器件的功能配置 
 5.6 MACH5系列器件的结构与配置 
  5.6.1 MACH5系列器件的内部结构 
  5.6.2 MACH5系列器件的功能配置 
第6章 使用Design Direct软件开发MACH器件 
 6.1 Design Direct软件简介 
  6.1.1 概述 
  6.1.2 安装 
  6.1.3 设计流程 
 6.2 项目管理 
  6.2.1 使用项目管理器 
  6.2.2 使用层次化导引器 
 6.3 ABEL-HDL设计与输入 
  6.3.1 ABEL-HDL描述的基本结构 
  6.3.2 ABEL-HDL的语法要点 
  6.3.3 常用的ABEL-HDL语句 
  6.3.4 常用的逻辑描述方法与实例 
  6.3.5 测试向量的编写要点 
  6.3.6 文本形式的设计输入 
 6.4 原理图输入与EDIF网表导入 
  6.4.1 原理图的构成要素 
  6.4.2 使用原理图编辑器 
  6.4.3 导入EDIF网表 
  6.4.4 使用符号编辑器 
  6.4.5 使用库管理器 
 6.5 编译 
  6.5.1 编译处理的流程 
  6.5.2 与编译处理有关的选项 
  6.5.3 编译源文件 
 6.6 方程式仿真 
  6.6.1 方程式仿真的流程 
  6.6.2 进行方程式仿真 
  6.6.3 波形浏览器 
 6.7 设计适配与优化 
  6.7.1 执行适配 
  6.7.2 查看和使用适配的结果 
  6.7.3 设计优化方法 
 6.8 静态时序分析 
  6.8.1 性能分析器概述 
  6.8.2 执行静态时序分析 
 6.9 基于硬件描述语言的仿真与综合 
  6.9.1 Vista版DD软件的设计流程 
  6.9.2 RTL级的功能仿真 
  6.9.3 综合 
  6.9.4 使用DD软件进行映射 
  6.9.5 时序仿真 
 6.10 器件编程 
  6.10.1 在系统编程中的硬件连接 
  6.10.2 VantisPRO软件的使用要点 
第7章 硬件描述语言VHDL初步 
 7.1 概述 
 7.2 VHDL设计文件的基本结构 
  7.2.1 初见VHDL 
  7.2.2 实体和结构体 
  7.2.3 配置 
  7.2.4 程序包和库 
 7.3 对象、类型和属性 
  7.3.1 对象 
  7.3.2 数据类型 
  7.3.3 VHDL的属性 
 7.4 VHDL的功能描述方法 
  7.4.1 并行描述语句 
  7.4.2 顺序描述语句 
 7.5 VHDL的结构描述方法 
  7.6 过程和函数 
 7.7 常用单元电路的设计实例 
  7.7.1 组合电路 
  7.7.2 时序电路 
附录 ISPB-99系列CPLD实验套件简介 
参考文献