以下各种 IP Core和参考设计是由相关设计者提供，可以免费下载学习或使用。本栏目的设计相对复杂，如果您需要一些简单的实例，请访问我们为初学者设计的VHDL实例和verilog实例栏目

[使用注意事项]

大部分设计是针对某个特定的器件而设计，在特定的软件平台上开发的，在移植到其他软件平台或器件时，都需要要做一些改动。在使用这些代码的时候务必仔细阅读相关资料，在读懂源代码的基础上再使用，或针对自己的设计加以修改或重新设计，在不理解源代码的情况下移植到其他平台，会出现诸多错误。 （本栏目于2003年4月14日更新）

 

异步通讯接口（URAT）

UART 1	UART参考设计，带16byte缓冲，Xilinx提供	使用手册	VHDL代码
UART 2	UART参考设计，功能兼容NS16450, Lattice提供	使用手册	VHDL代码
UART 4	UART参考设计，Xilinx提供	使用手册	VHDL代码 Verilog代码
6850	a6850 异步通讯接口，功能兼容MC6850 altera提供	使用手册	VHDL代码
16450	16450异步通讯接口，ALDEC提供	使用手册	VHDL代码 Verilog代码
16450	16450异步通讯接口，ALDEC提供，修正版（由网友zhy修改，修正一些错误，详情参阅文件注释）		Verilog代码

回到顶部

 

处理器与外设

8237	8237 可编程DMA控制器 altera提供	使用手册	VHDL代码
8237	8237 可编程DMA控制器 ALDEC提供	使用手册	VHDL代码
8251	a8251 可编程通讯接口 altera提供	使用手册	VHDL代码
8255	a8255 可编程外设接口,经过官方认证，altera提供	使用手册	VHDL代码
8255	8255 可编程外设接口,ALDEC提供	使用手册	VHDL代码
8259	a8259 可编程中断控制 altera提供	使用手册	VHDL代码
8259	8259 可编程中断控制 ALDEC提供	使用手册	VHDL代码
8051接口	PLD与8051接口的参考设计 Xilinx提供	使用手册	VHDL代码
PopCorn	一个8位CISC结构的精简CPU，2还提供了编译器		下载
8051	8051参考设计，与其他8051的免费IP相比，文档相对较全，Oregano System 提供	使用手册	VHDL代码

回到顶部

 

总线接口控制

IDE	ATA/IDE接口控制器，opencore提供	使用手册	代码
USB2.0	USB2.0接口，opencore提供,仅供参考		verilog代码
I2C	I2C总线控制器 altera提供	使用手册	VHDL代码
I2C	I2C总线控制器 Xilinx提供	使用手册	VHDL代码
I2C	Opencore提供的I2C代码		HDL代码
CAN接口	CAN总线控制器		Verilog代码
SMBus	SMBus控制器 Xilinx提供	使用手册	VHDL代码
SPI接口	串行外设接口（Serial Peripheral Interface Master） Xilinx提供	使用手册	VHDL代码
USB接口	USB接口控制器参考设计，xilinx提供	使用手册	VHDL代码
PCI接口	32位/33M 从模式(target)PCI接口参考设计，Lattice提供。由于PCI时序较复杂，此设计仅能供参考	使用手册	Verilog代码
PCI仲裁	PCI总线仲裁参考设计，Quicklogic提供	使用手册	Verilog代码

回到顶部

 

存储器接口

SDR SDRAM控制器1	标准SRD SDRAM控制器参考设计，altera提供	使用手册	VHDL代码 Verilog代码
SDR SDRAM控制器2	标准SRD SDRAM控制器参考设计，xilinx提供	使用手册	VHDL代码 Verilog代码
SDR SDRAM控制器3	标准SDR SDRAM控制器参考设计，Lattice提供	使用手册	Vrilog代码
SDR SDRAM控制器4	SDRAM控制器参考设计,与上面略有不同，最早为MACH器件设计。Lattice提供	使用手册	VHDL代码 Verilog代码
DDR SDRAM控制器1	DDR（双速率）SDRAM控制器参考设计，altera提供	使用手册	VHDL代码 Verilog代码
DDR SDRAM控制器2	DDR（双速率）SDRAM控制器参考设计，xilinx提供	使用手册	Verilog代码
ZBT SRAM控制器1	ZBT SRAM控制器参考设计，xilinx提供，（ZBT SRAM是一种高速同步SRAM）	使用手册	VHDL代码 Verilog代码
ZBT SRAM控制器2	ZBT SRAM控制器参考设计，针对APEXII器件设计，altera提供，下载后自动安装，详见安装说明	使用手册	VHDL代码
FCRAM控制器	FCRAM控制器 xilinx提供	使用手册
Flash接口	Flash接口制器 xilinx提供	使用手册	verilog

回到顶部

 

数字信号处理

FFT	一篇用VHDL实现快速傅立叶变换的论文，包括原理分析和代码实现，印度圣雄甘地大学M.A.学院提供	使用手册	VHDL代码
16点FFT	16点快速傅立叶变换FFT，16位数据输入/输出，xilinx提供	使用手册	VHDL代码
1024点FFT	1024点FFT快速傅立叶变换，16位数据输入/输出，带DMA功能，xilinx提供	使用手册	VHDL代码
对数	可以计算以2，10，e为底的对数，将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代码加密。 altera提供	使用手册	对数 IP
平方根	硬件求解平方根的IP 将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代码加密。 altera提供	使用手册	平方根 IP
基本数学运算库	包括各种用VHDL语言描述的基本数学运算单元，瑞典联邦技术研究院（ETH）提供	使用说明 1 2	VHDL数学运算库1.0

回到顶部

 

信号纠错

CRC校验代码自动生成工具	根据输入条件自动产生各种CRC的VHDL或verilog源程序	使用手册	在线运行
CRC校验参考设计	IEEE 802.3 Cyclic Redundancy Check参考设计，xilinx提供	使用手册	Verilog代码
CRC校验参考设计	可配置CRC参考设计 xilinx提供	使用手册	VHDL代码和说明

回到顶部

 

通讯参考设计

A率/u率压缩	A率/u率压缩与解压缩的IP core,将license添加到原有的MaxplusII或QuartusII的license中就可以直接使用，但源代码加密。 altera提供		A/u率压缩解压缩
16B/20B编解码	16B/20B编解码 Xilinx提供	使用手册
DDS	直接频率合成，Quicklogic提供,部分源文件是Quicklogic 专用文件	使用手册	Verilog代码
曼彻斯特编解码	曼彻斯特编解码 Xilinx提供	使用手册	VHDL代码 Verilog代码

回到顶部

 

其他类型参考设计

1553编解码	MIL-STD-1553 编码与解码 Lattice提供		verilog代码与文档
串并转换	通过多通道串-并转换器将多个同步串行数据流转换为并行数据 xilinx提供	使用手册	HDL代码下载
键盘扫描	键盘扫描程序，xilinx提供，设计文件用ISE打开	使用手册	设计文件下载
DES	高速DES和3DES加密、解密参考设计 Xilinx提供
色度空间变换	Color Space Converter （RGB转换YCbC） Xilinx提供	使用手册	VHDL/Verilog
LFSR 代码自动生成工具v1.2	线形反馈移位寄存器（LFSR）是数字系统中一个重要的电路结构，本程序可以自动产生AHDL,VHDL,Verilog的代码及电路原理图。不清楚LFSR的用户可以先阅读这一篇文章	使用手册
通用存储器	包括各种类型存储器的VHDL描述，如FIFO，双口RAM等		VHDL代码库

回到顶部

 

更多参考设计

FreeCore Library 1	免费的AHDL模块库,包括IIC控制器,DRAM控制器,UART等28个模块,AHDL源代码
FreeCore Library 2	包括9个免费的VHDL/VerilogHDL参考设计,如SDRAM控制器等 （2002年8月更新！）
Free-IP core	提供几个VHDL的免费IP Core,如RAM,CPU等
Opencore	一个致力于发展公开IP核的组织，向工程师提供一些免费IP，如PCI等，但很多core只能供参考，未经过完整测试，可能会存在一些问题。
More Design	Coming Soon!

 

回到顶部