2005年7月18日 －莱迪思半导体公司（NASDAQ：LSCC）今天公布了其新的MachXO系列这种新一代的可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用。通过采用130nm的非易失性嵌入式Flash处理工艺，以及用于逻辑实现的业界标准的4-输入查找表（LUT）的方法，这些新的器件能让系统设计者在单位逻辑功能上降低50%的成本，而且在特性上有了极大的提升。

不仅仅满足于用MachXO器件来处理传统的CPLD应用，莱迪思还在该系列的所有成员中增加了分布式存贮器、一种低待机功耗的睡眠模式以及通过莱迪思特有的TransFR?技术来透明地更新逻辑配置的功能。此外，在较大的芯片中，增加了对嵌入式RAM（EBR）和锁相环（PLL）时钟电路以及PCI和LVDS I/O的支持，提供了通常仅在传统的FPGA结构中才有的功能。与此同时，还保留了莱迪思前几代CPLD（如流行的MACH?器件）的瞬时上电、单片和高速的优点。

"当我们定义MachXO产品的时候，我们十分注重客户所需的用于实现控制、总线桥接和接口功能的特性，这些功能非常普遍地采用CPLD来实现。"莱迪思市场副总裁Stan Kopec说道，"利用基于查找表结构的效率并且将它与我们特有的高性能Flash加SRAM工艺结合在一起，我们能够在单位功能上极大地降低成本，即便当我们增加了一些在当今桥接和接口功能的实现中所具有的至关重要的特性的情况下。这一点很快就变得显而易见了。"

MachXO结构

MachXO逻辑器件建立在低成本的130nm嵌入式Flash处理工艺上。它能够在单芯片中瞬时工作，这种特性对于许多CPLD应用来说是十分重要的。高达3.5ns的管脚至管脚的延时使得器件能够满足当代系统设计的高速要求。"E"型MachXO器件采用了1.2V逻辑核技术，适用于超低功耗的应用。一个片上的电压调整器使得"C"型MachXO器件可以支持1.8V， 2.5V或3.3V的外部电压，从而支持传统的系统电源要求。

MachXO系列有四个密度等级，包括256、640、1200 和2280 LUT的器件，用户的I/O数目从78至271个。封装形式包括四方扁平封装(TQFP)、8x8毫米的芯片尺度 BGA（csBGA）和100到324管脚的微间距 BGA（fpBGA）。MachXO1200和MachXO2280支持1或者2个模拟锁相环，以及1或者3个9K-位的嵌入式RAM块，每个器件分别有9.2K或27.6K位的块存储器。Flash使得每个EBR块不仅可以被配置成标准的单口和双口RAM功能，而且可以成为非易失性的用户ROM。专用的"硬"FIFO支持逻辑提高了FIFO实现的效率，并且无需额外的LUT用于指针和标志功能。

在每个器件的内核中是一个查找表阵列，可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的I/O所包围，这些I/O能够实现多种流行的I/O标准，如LVCMOS。在大一些的器件中，还支持PCI和LVDS。

睡眠模式可减少100倍的待机功耗，支持那些要求低功耗的应用。该器件还支持莱迪思特有的TransFR（透明的现场重新配置）技术，能够在器件使用SRAM配置存储器继续正常工作的情况下，对Flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从Flash下载到SRAM块中。TransFR技术使得器件能在不严重中断系统运行的情况下实现更新，确保了现场逻辑更新的灵活性，与此同时，保持了'5个9'(99.999%)或更佳的系统有效性。

MachXO系列型号

型 号	LUT数量	等效宏单元	嵌入式RAM块	分布式RAM(Kbits)	锁相环	最大可用IO数量
LCMXO 256	256	128	0	2	0	78
LCMXO 640	640	320	0	6.1	0	159
LCMXO 1200	1200	600	1	6.4	1	211
LCMXO 2280	2280	1140	3	7.7	2	271

获取及定价

MachXO器件由ispLEVER 5.0 Service Pack 1软件支持，该软件可从莱迪思的网站上下载。 640和256器件的工程样片现在即可获取，1200和2280可望在2005年底提供样片。对于大批量（25万片），256 LUT的MachXO256器件售价最低为1.5美元，而640 LUT的MachXO640器件售价最低为2.25美元。