 |
|
Lattice发布90nm FPGA - LatticeECP2
|
Lattice最新发布了基于富士通90nm工艺的低成本FPGA:LatticeECP2系列。该系列容量从6000到68000个LUT,支持分布式RAM和18Kbit块状RAM,嵌入硬件乘法单元,用于数字信号处理等应用。同时芯片内嵌数字锁相环和模拟锁相环,优化频率合成和时钟对齐。 LatticeECP2将成为EPC的后继产品,主攻低成本FPGA市场。
主要特性概述:
-
sysDSP块
- 用于高性能乘、加、减和累加
- 支持高达 36x36 宽度
-
预制的源同步I/O接口
- 用于简化接口设计,诸如 DDR1/2, SPI4.2 以及通用ADC的接口
- 支持 DDR1/2 以 400Mbps 工作,定制的源同步差分接口高达840Mbps
-
增强的配置方式的选择
- 可用SPI, JTAG 或者微处理器进行配置
- 支持位128位AES流加密,保护FPGA设计的知识产权
- 源于SPI存储器的双重引导启动
- 用于透明现场升级的TransFR I/O,方便系统升级
LatticeECP2系列:
器 件 |
ECP2-6 |
ECP2-12 |
ECP2-20 |
ECP2-35 |
ECP2-50 |
ECP2-70 |
LUT数 (K) |
6 |
12 |
21 |
32 |
48 |
68 |
分布式 RAM (Kbits) |
12 |
24 |
42 |
64 |
96 |
136 |
EBR SRAM (Kbits) |
55 |
221 |
276 |
332 |
387 |
1032 |
EBR SRAM 块 |
3 |
12 |
15 |
18 |
21 |
56 |
sysDSP 块 |
3 |
6 |
7 |
8 |
18 |
22 |
18x18 乘法器 |
12 |
24 |
28 |
32 |
72 |
88 |
DLL + PLL |
2+2 |
2+2 |
2+2 |
2+2 |
2+4 |
2+6 |
最多可用 I/O |
192 |
297 |
363 |
452 |
500 |
628 |
封装与 I/O 组合 |
144-pin TQFP (20 x 20 mm) |
95 |
95 |
- |
- |
- |
- |
208-pin PQFP (28 x 28 mm) |
- |
127 |
127 |
- |
- |
- |
256-ball fpBGA (17 x 17 mm) |
192 |
192 |
192 |
- |
- |
- |
484-ball fpBGA (23 x 23 mm) |
- |
297 |
332 |
332 |
339 |
- |
672-ball fpBGA (27 x 27 mm) |
- |
- |
363 |
452 |
500 |
500 |
900-ball fpBGA (31 x 31 mm) |
- |
- |
- |
- |
- |
628 |
更多信息,请访问 www.latticesemi.com/ecp2