Altera发布NiosII系列嵌入式处理器

 

2004年5月19日，Altera公司今天正式推出NiosII系列32位RSIC 嵌入式处理器。 Altera的第二代软核嵌入式处理器性能超过200DMIPS ，在Altera FPGA中实现仅需35美分。

“ Altera的Nios处理器和Stratix FPGA是我们Maestro平台的核心，其核心性能使Maestro平台能够提供空前的数据中心功能，”Americas Crescendo Networks的总裁Steve Elston 说。“我们已经对NiosII处理器评估了一段时间，即使在预发布的情况下，它也是一个让人印象深刻的产品。它使我们产品的性能提升了两倍，而且可观地节省了资源。我们计划将NiosII处理器以及 StratixII FPGA尽可能快地集成到Maestro中，二者都将提升Maestro的处理速度，进一步扩大我们的性能优势。”

目前NiosII系列包括三种软CPU核，一种是高性能软核，处理能力超过200MIPS，一种是精简软核，利用这种精简软核构架一个完整的CPU系统只需要占用700个逻辑单元，还有一种是标准软核，性能和逻辑资源需求界于两种之间。 所有软核都是100%代码兼容，让设计者根据系统需求变化改变CPU ，而不会影响现有的软件投入。 另外，NiosII处理器具有完善的软件开发套件，包括编译器、集成开发环境（ IDE ）， JTAG调试器，实时操作系统（RTOS）和TCP/IP协议栈。

 

特性和开发工具支持

NiosII IDE – NiosII IDE 是基于源码开放的Eclipse 项目，提供健全的图形化IDE/调试器环境，支持通过 JTAG 和目标硬件相连， NiosII 指令集仿真器和 Mentor Graphics的 ModelSim? 硬件仿真工具。使用NiosII IDE ，开发者能够从单个集成开发工具上编辑、编译、下载和编程板上Flash 。

MicroC/OS-II RTOS – MicroC/OS-II RTOS是Micrium免专利费，提供源码的操作系统，支持航空设备RTCA DO-178B标准的强制要求。

IP TCP/IP 协议栈 – Lightweight IP TCP/IP协议栈提供了Berkeley socket API支持 IP ，ICMP，UDP和带拥塞控制的TCP，RTT固件和快速恢复/快速重传。

专用指令 – NiosII 处理器和现成的MCU和竞争FPGA处理器方案不同，它允许开发者增加多达 256个用户定义指令扩展指令集，加快时间关键处理任务。

可编程外设 – NiosII 处理器支持60多个可编程外设，提供各种的配置选择，用户可以自己定义各种参数，包括以太网、USB 、存储器接口等等。 Altera QuartusII开发软件中的SOPC Builder 设计工具支持所有60个外设，提供向导式导入工具，设计者能用SOPC Builder集成他们自己的专用逻辑功能，在几分钟内就可以完成一个SOPC系统的设计工作。