10分钟学会PLD设计

1 设计输入

1.2 采用VHDL设计三人表决器

打开MAX+plusII,在开始菜单内选择MAX+PLUS II 项，开始运行MAX+PLUS II（如下图）

你最好把图标放到桌面上，以后直接双击MAX+PLUS II图标就可以运行软件了
在MAX+PLUSII上点右键，选择发送到->桌面快捷方式（如下图），那么你桌面上就看到MAX+PLUS II了。

3.2 新建VHDL文档

（图形和verilog-HDL设计的过程见后面的部分）
FILE->NEW

或者点下图的新建图标：

连后选择Text Editor File文件，点OK如下图

 

3.3输入设计文件

在文本窗口中输入以下VHDL源程序：

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
--*********************************************
ENTITY majority_voter IS
   PORT(SW : IN std_logic_vector(3 DOWNTO 1);
        L : OUT std_logic_vector(2 DOWNTO 1));
        --L2 is a yellow LED AND L1 is a RED LED
END majority_voter;
--*********************************************
ARCHITECTURE concurrent OF majority_voter IS

BEGIN
    WITH SW SELECT
      L <= "10" WHEN "011",
               "10"  WHEN "101",
               "10"  WHEN "110",
               "10"  WHEN "111",
               "01" WHEN OTHERS;
  END concurrent;
--*********************************************

如下图

 

 

3.4保存文件

FILE->SAVE，或点工具栏上的存盘符号

存盘符号

 

把文件保存为majority_voter.vhd（路径中不要有中文字符，Automatic Extension选.vhd）

把文件设为当前工程：FILE->PROJECT->SET PROJECT TO CURRENT FILE

 

MAX+PLUS II的标题条将显示新的项目名字

 

至此，程序输入就已经完成了

 

 

下面您可以继续学习：

10分钟学会PLD设计1 －设计输入 1.3 采用Verilog语言输入

10分钟学会PLD设计2 －设计的编译

10分钟学会PLD设计3 －设计的仿真

10分钟学会PLD设计4 －下载